Neben Atotechs F&E-Partnerschaft am CNSE (USA) zur Metallisierung kleinster Geometrien im Transistorbereich, liegt ein weiterer Schwerpunkt auf der elektrolytischen und stromlosen Metallabscheidung für verschiedene Wafer-Level-Packaging- (WLP) und 3D-Integrationsanwendungen.

Die Halbleitersparte profitiert von der internationalen Organisation Atotechs mit über 30 Schwestergesellschaften weltweit und der dazugehörigen logistischen Struktur mit umfangreichen Erfahrungen im gesamten Elektronikbereich. Atotech bietet Ihnen chemisches Beschichtungs-Knowhow im Halbleiterbereich, Erfahrung bei der Herstellung entsprechender Elektrolyte sowie den dazugehörigen weltweiten Service.

Typische Verfahren im Bereich Wafer Level Packaging sind:

• Universal Pad Finish
• Through Mask Plating
• 3D Packaging

Die zunehmende Miniaturisierung von Bauteilen und die damit verbundene höhere Anzahl von Verbindungen, sowie die gestiegenen Anforderungen der Elektronikindustrie an elektrische Leiter erfordern innovative Beschichtungsverfahren. Integrierte elektrolytisch abgeschiedene Kupferschichten, wie z. B. Umverdrahtungslagen / Redistribution Layer (RDL) oder sogenannte Copper Pillar bieten der Wafer-Level-Packaging-Industrie viele Vorteile wie z. B.:

• Realisierung von sehr engen und schmalen Abständen
• Gute Leitfähigkeit bei der Signalübertragung
• Temperaturbeständigkeit

Des weiteren bringt der Einsatz von stromlos abgeschiedenen Metallschichten als Kontaktoberfläche den Vorteil, dass sie selektiv und damit kostengünstig abgeschieden werden können. Atotechs einzigartiger Universal Pad Finish Prozess fungiert sowohl als Diffusionsbarriere für Drahtbond-Anwendungen auf Aluminium und Kupferoberflächen als auch als bondbare Endoberfläche für die Flip-Chip-Produktion.

Eigenschaften und Vorteile:

• Perfekte Korrosionsbeständigkeit der Metallschichten
• Hohe Zuverlässigkeit der Lötverbindungen
• Hohe Zuverlässigkeit der Drahtbondverbindungen bei hochtemperierten Anwendungen

Hier können Sie weitere Informationen anfordern