Top Produkte für die Wafermetallisierung,

Pads, Pillars, RDL und Damascenestrukturen

Unser Produktportfolio

Halbleiter

Integrierte nasschemische Verfahrens- und Anlagenlösungen für aktuelle und zukünftige Packaging- und Halbleiteranwendungen

Fakten im Überblick

  • Fortschrittliche Lösungen für das Packaging-durch die chemische und elektrochemische Abscheidung von Cu, Ni, Pd, Sn, SnAg und Au
  • Elektrochemische Lösungen für die neueste Verbindungstechnologie – Damascene-Verfahren mit Cu und Co
  • MultiPlate: eine innovative elektrochemische Beschichtungsanlage
  • Hightech-Reinraumproduktion

Anwendungen

  • Pad-Metallisierung mit ENEPIG für Leistungschips und Speicher
  • RDL, Microvias und Pillar-Plating für FOWLP und FC-CSP
  • Microvia-TSV-Plating / Filling für Sensoren und 3D-Stacking
  • Doppelseitige Metallisierung für Leistungschips wie z. B. IGBT, MOSFETS usw.
  • Verbindungsmetallisierung für Logik-, Speicher- und Leistungs-IC

Produktübersicht

RDL, Microvias und Pillar-Plating für FOWLP und FC-CSP

Ihre Anforderungen:

Die neuesten Packaging-Technologien wie FOWLP erfordern diverse Beschichtungslösungen für unterschiedliche Strukturen. Kupfer für Fine-Line-RDL mit und ohne gefüllte Microvias, Cu-Pillars mit und ohne Nickel-Sperrschichten und nicht zuletzt Zinn-Silber für Lötkappen auf Pillars. Entscheidend ist die Reinheit der Kupferschicht, damit insgesamt die Zuverlässigkeit erhöht wird. Die Reinheit der Cu-Schicht bestimmt die Zuverlässigkeit des gesamten Packages und die Vermeidung vor RDL-Fehlstellen (Cracks) beim Fan-out Wafer Level Packaging oder Mikrovoids/Lunker an Kupfer/Lot-Verbindungen.

Unsere Lösung:

Atotech bietet das komplette Beschichtungsprogramm für Pillars, Microvias und Fine-Line-RDL – Hochreine Cu-Schichten für höchste Zuverlässigkeitsanforderungen, seien es RDL, Microvias oder Cu-Pillars. Ein Cu-Elektrolyt für Alles, Beschichtung aller Strukturen / Geometrien Microvias, Fine-Line-RDL und Pillars.

Unsere Produkte:

  • Spherolyte Cu UF3: Absolute Performance für alle Cu-Strukturen: RDL, Microvias und Pillars
  • Spherolyte Ni: Wirksame Sperrschicht zwischen Lot und Kupfer zur Vermeidung von Voids / Lunkern
  • Spherolyte SnAg: Unser neuestes Produkt für eine zuverlässige Verbindung mit 2 % Silberanteil

Doppelseitige Metallisierung für Leistungschips wie z. B. IGBT, MOSFET usw.

Ihre Anforderungen:

Moderne IGBT und Leistungs-MOSFET erfordern eine Metallisierung auf beiden Seiten der Wafer. Das herkömmliche Verfahren mit sequenzieller Beschichtung der Vorder- und anschließend der Rückseite sorgt häufig für Spannungen und Verformungen während der Waferbearbeitung. Dünne Wafer, die zum Einbetten von Dies in Power Packages benötigt werden, sind dafür besonders anfällig. Daher ist eine wirksame Reduzierung von Spannungen und Verformungen während der Waferbearbeitung notwendig.

Unsere Lösung:

Wir bieten ein Alternativverfahren – gleichzeitige doppelseitige Cu-Beschichtung der Vorder- und Rückseite zur wirksamen Reduzierung der Spannung und Verformung durch:

  • Individuelle Steuerung der Cu-Schichtdicke auf Vorder- und Rückseite
  • Verarbeitungsmöglichkeit von Taiko-Wafern
  • Kurzer Prozessablauf
  • Anlagen und Chemikalien aus einer Hand

Unsere Produkte:

MultiPlate® und Spherolyte® MD2: Unser “Dreamteam“ für Leistungs-IC

Pad-Metallisierung und RDL-Housing

Ihre Anforderungen:

Drahtbonden oder Löten – welche Oberfläche ist für Ihre Packaging-Anforderungen am besten geeignet? Und wie bekommt man den gewünschten Metall-Stack auf den Al- oder Cu-Wafer? Ist dies auch in der Massenproduktion möglich? Ist das Verfahren zuverlässig, bewährt in der Automobilbranche oder in noch anspruchsvolleren Umgebungen? All dies sind die typischen Fragen und Herausforderungen, die letztlich bestimmen, welche Metalle für First-Level-Verbindungen verarbeitet werden sollen.

Unsere Lösung:

  • Universelle Vorbehandlung, d. h. Zinkatierungsprozesse für alle Al-Legierungen und universelle Aktivierung für Cu-Wafer
  • Automotive-erprobte ENEPIG-Stacks (chemisch Ni – chemisch PD – Sudgold)
  • Hochproduktive Prozesse für Nassprozess- anlagen, die 25 oder 50 Wafer auf einmal verarbeiten können.
  • Cyanidfreie Verfahren
  • Hochtemperaturfeste ternäre Ni-Schichten
  • Reine Pd-Schichten für erhöhte Zuverlässigkeit

Unsere Produkte:

  • Xenolyte Pd HS: Reines Pd für qualitativ hochwertige Drahtbondanwendungen
  • Xenolyte Ni TR: Ternäre Ni-Schicht für hohe Temperaturfestigkeit
  • Xenolyte Au CF2: Cyanidfreies Sudgoldverfahren

Verbindungsmetallisierungslösungen für Logik-, Speicher- und Leistungs-IC

Ihre Anforderungen:

Verbindungstechnologien der nächsten Generation erfordern extreme Leistungen von Nassmetallisierungsverfahren.

  • Kompatibel mit extrem dünnen „“Seed Layern“ für BEOL-Kupferverbindungen in Damascene-Technik
  • Fähigkeit zum Filling von Öffnungen der Vorbeschichtung von weit unter 10 nm sowohl für Kupfer- als auch für Kobaltverbindungen
  • Void-/lunkerfreie, hochreine Cu- und Co-Schichten

Von größter Bedeutung ist die void-/lunkerfreie Füllung der Verbindungen. Immer dichtere und komplexere Schaltverbindungen erfordern eine immer höhere Fertigungspräzision.

Unsere Lösung:

  • Atotech bietet, nach neustem Stand der Technik, Chemikalien für die Nassmetallisierung von Cu- und Co-Verbindungen an.
  • Extreme Reinheitsanforderungen werden von den im Hause Atotech entwickelten Chemikalien mühelos erfüllt.
  • Für jeden Metallisierungsschritt sind Lösungen verfügbar, die mit allen modernen ECD-Plattformen kompatibel sind.

Unsere Produkte:

  • Everplate 2X Plus: Hochleistungsfähiges Additivpaket für die Cu –Filling Technologie mittels zukunftsorientierter Damascene-Technik
  • Atomplate Co: Elektrolytisches, reines Co für MEOL-Verbindungstechnologien, das eine echtes Bottom-up-Filling ermöglicht.

High-purity chemistry manufacturing

Hochreine Prozesschemikalien

Reinraumfertigung für die Halbleiterindustrie

Unsere hochreinen Chemikalien werden nach den aktuellsten und strengsten Vorgaben der Halbleiterindustrie gefertigt. Die Herstellung und Reinraumabfüllung erfolgt am Standort Neuruppin auf einer Fläche von 1.500 m² in einer geschlossen Produktionsumgebung auf vollautomatisierten Fertigungsanlagen. Dies garantiert eine effiziente, umweltfreundliche, sichere und wirtschaftliche Produktion.

Erfahren Sie mehr

Videos

MultiPlate®

Ein innovatives elektrochemisches Beschichtungssystem für Packaging-Technologien der nächsten Generation

Wussten Sie schon?

Mit der Komplettierung unseres Angebots mittels MultiPlate®-Anlage sind wir der einzige Anbieter in der Branche, bei dem Sie hochreine Chemikalien, Galvanikanlagen und Verfahrensentwicklung für das ECD-Packaging aus einer Hand bekommen.

Aktuelle Veröffentlichungen

Ein innovatives elektrochemisches Beschichtungssystem für Packaging-Technologien der nächsten Generation

Dieser Artikel wurde ursprünglich im Fachmagazin Silicon Semiconductor veröffentlicht.
Da die Bauteilgeometrien immer kleiner werden, müssen Halbleiter-Packaging-Technologien ständig auf ihre Wettbewerbsfähigkeit und Wirtschaftlichkeit überprüft werden. Aktuell geht es darum, innovative Ansätze zu entwickeln, die den aufkommenden Anforderungen kosteneffizient gerecht werden. In diesem Artikel werden die aktuellen Herausforderungen hinsichtlich zukunftsweisender Packaging-Verfahren untersucht und wie sie durch die Weiterentwicklung konventioneller Fertigungstechniken bewältigt werden können.

2016, PDF, 3,400 KB

Fan-out Packaging: ein Schlüsselfaktor für die optimale Leistung von Mobilgeräten

Dieser Artikel wurde ursprünglich im Fachmagazin Chip Scale Review veröffentlicht.
Die Entstehung des Fan-out Wafer Level Packaging (FOWLP) steht in unmittelbarem Zusammenhang mit den Anforderungen der Unterhaltungselektronik, insbesondere für Mobilgeräte. In diesem Artikel werden die treibenden Kräfte hinter dem Fan-out-Packaging, die größten Herausforderungen bei der Fertigung und die Anforderungen auf der Anwendungsebene untersucht. Darüber hinaus wird beschrieben, warum Fan-out die ideale Packaging-Technologie für Mobilgeräte der nächsten Generation ist, und es wird eine schlüsselfertige Lösung für die Herstellung sowohl im Wafer- als auch im Panelformat vorgestellt.

2017, PDF, 1,200 KB

Copper-Pillar-Beschichtungstechnologien der nächsten Generation

Dieser Artikel wurde ursprünglich im Fachmagazin Chip Scale Review veröffentlicht.
Weil die Industrie immer kleinere und schnellere Bauteile entwickelt, steigt der Druck auf alle Beteiligten der Lieferkette, höhere Leistungen bei niedrigeren Kosten zu ermöglichen.
Das Mooresche Gesetz stößt ganz offensichtlich an seine Grenzen und fortgeschrittene Technologien bieten keine signifikanten Kostenvorteile mehr. Infolgedessen hat sich die Branche auf hochentwickeltes Packaging als Mittel zur Leistungssteigerung und Kostensenkung konzentriert. Das Ergebnis lautet: „Mehr als Moore.“
Die Hauptfaktoren für diese Verschiebung sind Leistungssteigerung, höhere Funktionalität und Kostensenkung. In diesem Artikel wird dargelegt, wie diese drei Faktoren zur Entstehung von Flip-Chip-Packaging mit Pillars geführt haben und welche aktuellen und zukünftigen Herausforderungen sich für die Cu-Pillar-Technologie ergeben.

2016, PDF, 560 KB

Wechselwirkungen zwischen einem SnAgCu-Lot sowie Ni(P)/Au- und Ni(P)/Pd/Au-UBM

Untersuchungen zu intermetallischen Reaktionen zwischen der Lotlegierung Sn3.5Ag0.5Cu sowie den beiden unterschiedlichen UBM-Strukturen Ni(P)/Au und Ni(P)/Pd/Au.

2015, PDF, 2,250 KB

Schreiben Sie uns




Mit der Eingabe Ihrer E-Mail-Adresse erklären Sie sich einverstanden, dass wir Sie kontaktieren.



Output